>サイトトップへ >このカテゴリの一覧へ

C 61340-3-1

:2010 (IEC 61340-3-1:2006)

(1) 

目  次

ページ

序文

1

1  適用範囲

1

2  用語及び定義

1

3  試験装置

2

3.1  HBM ESD 電流波形発生装置

2

3.2  電流波形校正装置

2

4  HBM 電流波形への要求事項

3

4.1  一般的事項

3

4.2  電流波形の確認と校正

3

5  供試品の ESD 耐圧評価

5

5.1  一般事項

5

5.2  電気端子をもつ供試品の評価

5

5.3  電気端子をもたない供試品の評価

5

6  試験手順

6

7  判定基準

6

8  HBM の ESD 耐性分類

6

 


C 61340-3-1

:2010 (IEC 61340-3-1:2006)

(2) 

まえがき

この規格は,工業標準化法第 14 条によって準用する第 12 条第 1 項の規定に基づき,財団法人日本電子

部品信頼性センター (RCJ) 及び財団法人日本規格協会 (JSA) から,工業標準原案を具して日本工業規格

を改正すべきとの申出があり,日本工業標準調査会の審議を経て,経済産業大臣が改正した日本工業規格

である。これによって,JIS C 61340-3-1 : 2006 は改正され,この規格に置き換えられた。

この規格は,著作権法で保護対象となっている著作物である。

この規格の一部が,特許権,出願公開後の特許出願,実用新案権又は出願公開後の実用新案登録出願に

抵触する可能性があることに注意を喚起する。経済産業大臣及び日本工業標準調査会は,このような特許

権,出願公開後の特許出願,実用新案権及び出願公開後の実用新案登録出願にかかわる確認について,責

任はもたない。


   

日本工業規格

JIS

 C

61340-3-1

:2010

(IEC 61340-3-1

:2006

)

静電気−第 3-1 部:

静電気の影響をシミュレーションする方法−

人体モデル (HBM) の静電気放電試験波形

Electrostatics-

Part 3-1 : Methods for simulation of electrostatic effects-

Human body model (HBM) electrostatic discharge test waveforms

序文

この規格は,2006 年に第 2 版として発行された IEC 61340-3-1 を基に,技術的内容及び構成を変更する

ことなく作成した日本工業規格である。

なお,この規格で点線の下線を施してある参考事項は,対応国際規格にはない事項である。

1

適用範囲

この規格は,人体モデル(以下,HBM という。

)に対する静電気放電(以下,ESD という。

)を再現す

るのに使う放電電流波形及びその波形を作り出し確認するために使う装置への基本的な要求事項について

規定する。

この規格は,一般的な試験方法における使用,並びに ESD 耐性試験又は性能評価目的で材料若しくは物

質,

電子部品及びその他の静電気対策部材に応用するための HBM に対する ESD の電流波形に適用できる。

単体で取り扱う半導体デバイスの HBM に対する ESD の電流波形は,IEC 60749-26 を参照する。

この規格で規定する電流波形は,電磁両立性 (EMC) のための動作中の電子システムのテスト(JIS C 

61000-4-2 参照)には適用しない。

注記  この規格の対応国際規格及びその対応の程度を表す記号を,次に示す。

IEC 61340-3-1 : 2006,Electrostatics−Part 3-1 : Methods for simulation of electrostatic effects−

Human body model (HBM) electrostatic discharge test waveforms (IDT)

なお,対応の程度を表す記号 “IDT” は,ISO/IEC Guide 21-1 に基づき,

“一致している”こ

とを示す。

2

用語及び定義

この規格で用いる主な用語及び定義は,次による。

2.1

供試品,UUT (unit under test)

HBM に対する ESD 試験の対象となる材料,物質,アイテム又は製品。


2

C 61340-3-1

:2010 (IEC 61340-3-1:2006)

   

2.2

供試品不良  (UUT failure)

ESD 試験の結果,供試品が規定の特性値(パラメータ)に適合しなくなった状態。

2.3

ESD 耐圧  (ESD withstand voltage)

供試品不良を発生させない最大 ESD 電圧。

3

試験装置

3.1

HBM ESD 電流波形発生装置

HBM ESD 電流波形発生装置は,供試品へ付加する HBM に対する ESD 事象を模擬する電流波形を作り

出す。HBM ESD 電流波形発生装置の等価回路及び校正用負荷を,

図 に示す。

2

6

6

8

9

9

4

5

3

1

7

記号 
1  HBM ESD 電流波形発生装置(公称値:100 pF / 1.5 kΩ) 
2  端子 A 3  スイッチ

4  端子 B

5  供試品

6  校正用負荷

7  短絡線

8  抵抗器  R=500 Ω

9  電流トランスデューサ

各機器は,次による。

a)  波形校正用負荷(7 及び 8)は,3.2.3 に規定する。 
b)  電流トランスデューサ (9) は,3.2.4 に規定する。 
c)  正負又は両極性の実施のために,端子 A (2)  と端子 B (4)  とを入れ替えてはならない。 
d)  供試品及びその他のテストジグに静電気帯電を残さないために,HBM 単発パルスの印加期間後に 10 ms

∼100 ms の間,スイッチ (3) を閉じる。

注記 1 HBM

ESD 電流波形発生装置の性能は,浮遊容量及びインダクタンスの影響を強く受ける。

注記 2 HBM

ESD 電流波形発生装置の設計には,再帯電状態及び 2 重パルス印加を避けるように注意

することが望ましい。パルスを連続して印加する場合,完全に放電したあと,次のパルスを

印加する。

注記 3  スイッチの直列抵抗は,デバイスの除電を遅くさせる。

図 1HBM ESD 電流波形発生装置の等価回路及び校正用負荷

3.2

電流波形校正装置

3.2.1

一般事項

HBM に対する ESD 電流波形の校正について規定する。電流波形校正装置には,電流波形記録装置,高

電圧抵抗器及び電流トランスデューサを含むが,これらに限定しない。

 


3

C 61340-3-1

:2010 (IEC 61340-3-1:2006)

3.2.2

電流波形記録装置

電流波形記録装置のシングルショットの帯域幅は,350 MHz 以上とする。

3.2.3

校正用負荷

HBM ESD 電流波形発生装置を校正するためには,二つの負荷が必要である。

a)  負荷 1:短絡線

b)  負荷 2:波形検証に使用する電圧に対して,500 Ω±1 %の低インダクタンスの抵抗器

短絡線及び抵抗器のリード長は,できるだけ短くする。電流トランスデューサを通して

図 の端子 A 及

び端子 B に接続する校正用負荷は同じ長さでなければならない。

3.2.4

電流トランスデューサ

電流トランスデューサの帯域幅は,350 MHz 以上とする。

4

HBM 電流波形への要求事項

4.1

一般的事項

供試品の試験前に,HBM ESD 電流波形発生装置は短絡線及び抵抗負荷を通した電流波形が正常である

ことを確認する。短絡線での ESD 電流波形は,

表 に示すすべての正及び負の等価電圧に対して,図 2

に示すとおりとする。抵抗器での ESD 電流波形は,1 000 V 及び−1 000 V の等価電圧に対して,

図 に示

すとおりとする。

4.2

電流波形の確認及び校正

試験装置は,最初の受入試験の間に確認しなければならない。ESD 電流波形に影響を及ぼす可能性があ

る修理を施したときは,試験装置を再確認しなければならない。さらに,定期的に波形校正をしなければ

ならない。

供試品の試験に試験基板又は回路基板を用いる場合,試験基板は試験装置を確認するときに用いたもの

を使用する。電流波形が

表 1,図 及び図 と合致しない場合,直近の波形校正後に実施したすべての ESD

試験は無効とする。

表 1−電流波形の仕様

電圧ストレス

レベル

I

ps

短絡線でのピーク電流

a)

A

I

pr

抵抗器 (500 Ω)  におけるピーク電流

A

等価電圧

V

1 0.17

  250

2 0.33

  500

3 0.67

0.375∼0.550 1

000

4 1.33

− 2

000

5 2.67

− 4

000

6 5.33

− 8

000

a)

  許容値は,±10 %とする。


4

C 61340-3-1

:2010 (IEC 61340-3-1:2006)

   

I

r

t

r

5 ns

I

ps

90 %

10 %

a)  パルス立ち上がり時間及び最大許容ピーク間リンギング

t

d

100 ns

I

ps

36.8 %

0

0

b)  パルス減衰時間 

放電電流パルスは,次による。

t

r

  :パルス立ち上がり時間。2 ns∼10 ns。

I

r

  :最大許容ピーク間リンギング。I

ps

の 15 %以下とし,パルス立ち上がり後 100 ns

においてリンギングがない減衰放電電流波形と平行になる上限と下限との間を

I

r

とする。

t

d

  :パルス減衰時間。150 ns±20 ns。

図 2−短絡線での代表的な電流波形


5

C 61340-3-1

:2010 (IEC 61340-3-1:2006)

t

r

5 ns

I

pr

90 %

10 %

0

0

放電電流パルスは,次による。

t

r

  :パルス立ち上がり時間。5 ns∼25 ns。

図 3−抵抗器  (500 Ω)  での代表的な電流波形

5

供試品の ESD 耐圧評価

5.1

一般事項

供試品には,次の事項を規定しなければならない。

−  試料数

−  パルス印加回数

−  パルス印加間隔

−  電圧ストレスレベル

−  試験中の温度及び湿度

− ESD テスト不良と判定する個別規格で規定する特性値

5.2

電気端子をもつ供試品の評価

電気端子をもつ供試品の ESD 耐性評価は,例えば,入力,出力,電源供給,グラウンドなどの異なる端

子タイプで分類するのがよい。

電源供給がない端子は,各端子と電源端子又はグラウンド端子との間で(一つずつ)試験する。

電気端子をもつ供試品の評価の場合,HBM のために最も弱い端子の組合せ及び不良しきい(閾)値を

明確にすることが望ましい。したがって,電気端子の数が少ない供試品は,通常,すべての端子の組合せ

で評価を行う。しかし,電気端子の数が多い供試品の場合は,端子タイプの分類によって試験端子の組合

せを選ぶことができる。

注記  半導体デバイスの ESD 耐性の評価方法は,IEC 60749-26 に規定する。

5.3

電気端子をもたない供試品の評価

供試品が電気端子をもたない材料又は物質(例えば,包装材)の場合,電極又は他の適切な手段によっ

て供試品に放電波形を印加するのがよい。

 
 


6

C 61340-3-1

:2010 (IEC 61340-3-1:2006)

   

6

試験手順

試験手順は,個別規格で規定するのがよい。

注記 1  半導体デバイスの ESD 耐性評価の試験手順は,IEC 60749-26 に規定する。

試験は,任意の電圧ストレスレベルから開始してよい。

表 の電圧ストレスレベルに対応した両極性の

単一パルスを,すべての供試品の端子又は電極の組合せで印加する。

注記 2  幾つかのタイプの供試品は,許容範囲を超えた電圧ストレスレベルを印加し続けると,中抜

け不良を起こすことがある。中抜け不良とは,低い電圧ストレスレベルでは不良となるが,

高い電圧ストレスレベルでは不良とならない状態をいい,例えば,500 V で不良とならず,

1 000 V で不良となるが 1 500 V で不良とならず,2 000 V 以上で再び不良となる。このよう

な場合,

表 に示す電圧ストレスレベル以外の試験電圧で中抜け不良を見つけることが望ま

しい。

それぞれの電圧ストレスレベルの組合せ及び/又は極性の試験で,別の供試品を使用してもよい。すべ

ての供試品が判定基準を満たした場合,同じ供試品を次の電圧ストレスレベルの試験に使用してもよい。

各電圧ストレスレベル,各端子組合せ及び/又は各極性で,異なった供試品を使用してもよい。

7

判定基準

供試品は,ESD 試験後,個別規格で規定するすべての特性値を満足しない場合,ESD 不良とみなす。

8

HBM の ESD 耐性分類

必要であれば,適切な HBM の ESD 耐性分類を規定する。

注記 1 ESD 耐性値は,通常,適切な分類であるが,別の分類を使用することがある。多くの場合,

供試品の ESD 耐性値を参照することで十分であり,新たに耐性分類を規定する必要はない。

注記 2  半導体デバイスの ESD 耐性分類は,IEC 60749-26 に規定する。

注記 3  供試品の ESD 耐性判断及び耐性分類は,必要に応じて製品規格に規定する。

参考文献  JIS C 61000-4-2 : 1999  電磁両立性−第 4 部:試験及び測定技術−第 2 節:静電気放電イミュ

ニティ試験

注記  対応国際規格:IEC 61000-4-2 : 1995,Electromagnetic compatibility (EMC)−Part 4 :

Testing and measurement techniques−Section 2 : Electrostatic discharge immunity test 及び

Amendment 1 : 1998 (IDT)

なお,IEC 61000-4-2 は,2008 年 12 月に第 2 版が発行された。

IEC 60749-26,Semiconductor devices−Mechanical and climatic test methods−Part 26 : Electrostatic

discharge (ESD) sensitivity testing−Human body model (HBM)